6月25日欧洲杯体育，台积电中国工夫酌量会在上海海外会议中心汜博召开。晟联科算作台积电IP定约成员受邀亮相Partner Pavilion 7号展台，围绕台积电工夫道路，重磅展示了掩饰先进及训诫工艺节点的高速接口 IP 组合与贬责决议，助力客户蜕变。

在数字化波澜席卷人人确当下，数据量呈指数级增长，数据的高效剖析传输成为数字经济茂密发展的中枢要道。酌量会现场，晟联科携112G SerDes，PCIe 6.0和16G UCIe IP工夫惊艳亮相，深度展示了从芯片里面互连到芯片间高速通讯、再到系统级数据传输（UCIe+SerDes+PCIe）的完整高速接口IP工夫链路，激勉现场强大内行和不雅众温煦。

展台亮点

为了顶住HPC、数据中心等大算力愚弄带来的挑战，晟联科 112G SerDes 高速接口IP不停“突破鸿沟”，相沿 42dB@112G PAM4 长距离传输。不仅不错达成芯片间的 Chip-to-Chip 高速互连，让分手式启动的多Die集成为一颗高性能启动的芯片，作念到低延时，高速度。还能掩饰芯片模组、背板到直连电缆的高速传输，完好适配 HPC SoC 同构/异构架构。

同期，跟着超大算力集群对蔓延、功耗、带宽、串扰等的条目愈发惨酷，光互连成为势必趋势。晟联科 112G SerDes 以高速串并行信号调节工夫，买通电信号与光通谈，达成海量数据低功耗、低延时、高可靠性传输。

酌量会现场，晟联科展出PCIe 6.0 IP 及贬责决议，基于数字信号处理（DSP）架构，每通谈相沿64GT/s的传输速度，可树立到16条通谈。晟联科PCIe 6.0 IP低功耗、高性能、Die Size小，大约在高插损信谈下达成极低误码率传输，为高性能筹办场景下的各种愚弄提供可靠的数据传输。

16G UCIe IP贬责决议集成NoC，达成低功耗、低延时D2D&C2C互联，严格盲从 UCIe 1.1/2.0 表率范例，提供丰富的测试和监控功能，包括空虚注入、及时眼图扫描、多种环回花样。

在数据急流席卷九行八业的要道节点欧洲杯体育，晟联科这次展示的高速接口IP工夫仅是企业研发千里淀的一部分。算作台积电IP定约成员，OIP生态伙伴，晟联科深度协同台积电先进工艺节点，布局4nm/3nm工艺节点下的224G SerDes和PCIe 7.0的研发，引颈蜕变，加快激动中枢工夫在数据中心、高性能筹办等中枢场景的深度会通与拓展愚弄。